Use este identificador para citar ou linkar para este item:
http://www.repositorio.cdtn.br:8080/jspui/handle/123456789/950| Título: | Contribution à l'implantation optimisée d'algorithmes bas niveau de traitement du signal et des images sur des architectures mono - FPGA à l'aide d'une méthodologie d'adéuation algorythme archicteture |
| Autor(es): | Dias, Ailton Fernando^L9708170720235414 |
| Afiliação: | Centro de Desenvolvimento da Tecnologia Nuclear/CDTN, Belo Horizonte, MG, Brasil |
| Data do documento: | 2000 |
| Palavras-chave: | Image processing;signals;algorithms;data transmission |
| Resumo: | Ce travail décrit une méthode d'implantation optimisée d'algorithmes bas niveau de traitement du signal et des images (TSI) sur des archictetures mono - FPGA à l'aide d'une méthodologie d'Adéquation Algorithme Architecture intégrant la synthèse des chemins de donnés et de controle dans um modèle unifié. |
| Acesso: | L |
| Aparece nas coleções: | Tese |
Arquivos associados a este item:
| Arquivo | Descrição | Tamanho | Formato | |
|---|---|---|---|---|
| Tese_Ailton_FDias.pdf | 23.22 MB | Adobe PDF | Visualizar/Abrir |
Os itens no repositório estão protegidos por copyright, com todos os direitos reservados, salvo quando é indicado o contrário.